![[PukiWiki]](image/pukiwiki.png "[PukiWiki]")
Sigma-Delta A/D変換
原題：AN008 Sigma-delta Analog to Digital Conversion
状態：この文書は現在翻訳中です
原文：
翻訳者：caskaz
対象読者：A/D変換したい人
P8X32Aの任意のCogで２本のI/Oピンと安価な受動素子を使ってSigma-Delta A/D変換を実現します。
この簡単な技術は校正はもちろん、マルチ・アナログ入力、マイクなどの交流信号、入力電圧範囲の拡張など様々に応用できます。
Propellerの８個のCogはそれぞれが２つの多機能カウンターモジュールを内蔵しており、このモジュールは外部に幾つかの受動素子をつけることによってSigma-Delta技術を使ったA/D変換を設定できます。
これは
アナログ回路を設計する人なら図１のような反転オペアンプをよく知ってると思います。
図１に於いてオペアンプの出力はマイナス入力ピンとプラス入力ピンの電圧が等しくなるように動作します。
アナログ入力電圧がゼロの場合、Vdd/2が印加されたプラス入力とマイナス入力が等しくなるように働きその結果オペアンプの出力はVddに等しくなります。
仮にアナログ入力がVddならオペアンプ出力はバランスを維持するようにその出力をゼロとなるよう動作します。
さてオペアンプの代わりにCMOSのDフリップフロップに高い周波数のクロックを入力します。（図２）
オペアンプのようにフリップフロップの負帰還（コンデンサにより取り出される）はD入力のスレッショルド(Vdd/2)付近になるように働きます。
アナログ入力がゼロの時、/Q出力はVdd(論理値：１）を維持しなければなりません。
逆に、アナログ入力がVddの時は/Q出力はVss(論理値：０）を維持しなければなりません。
中間点では/Q出力はD入力がVdd/2で平衡するのに必要な補正量に比例したduty cycleのパルス列を出力します。
例えばアナログ入力がVdd/4なら、/QはD入力がVdd/2を保持するようにduty cycle75%のパルスを出力する必要があります。
アナログ入力電圧値を測定するには補正する/Q出力のduty cycleを知る必要があります。しかし、/Qは反転されてるのでQ出力のduty cycleがアナログ入力電圧に比例しています。
そしてQ出力はクロック数と同義なのでこのduty cycleはフリップフロップに加えられたクロック数を数えることで簡単に測定できます。
これがSigma-Delta A/D変換の根本的要素です。
PropellerはSigma-Delta A/D変換を簡単に実現するためのハードウェア（Cogのカウンタとsystem conter register,CNT)を持っています。
system conter registerは内部クロックによって１ずつ増加します。このカウンタは$FFFF_FFFF（２の32乗ー１）を越すと又ゼロからカウントアップします。
80MHz内部クロックの場合、CNTの１周期は大体５３秒です。
各々のCogは２つのカウンタを持ち、特殊機能レジスタCTRx,FRQx（このxは参照するカウンタによってA又はBを使用します）によって構成されています。
CTRxレジスタはカウンタモードを決定し、カウンタが使う外部ポートを割り当てます。
Signa-delta動作ではカウンタモードは"positive and feedback"を使います。
これはカウンタがその入力の論理レベルが"high"の間にクロック周期毎に+1増加する動作をし、そして又出力ピンがクロックで遅延された入力ピンの反転状態と等しくなります。
図３はSigma-delta動作で使用するCTRxレジスタのビット配置図です。
PHSxレジスタは入力ピンのレベルがHiの間FRQxレジスタの値が加えられその値をクロック毎に積算します。
大抵、Signa-delta動作ではFRQxレジスタには１がセットされます。
この書式で設定するとカウンタは図２のDフリップフロップの様に動作します。ここで/Q出力はフィードバックピンに相当しQ出力はカウンタの増加を制御します。
カウンターをSigna-delta動作させるために以下の手順でセットアップします。
1. FEQxレジスタに１をセット
2. CTRxを図３のようにセット
3. feedback pinが出力設定となるように相当するビットを１にDIRAをセット
A/D変換の為に以下をPASMで書く
1. CNTを変数timeにコピーして16を加算する
2. intervalをtimeに加算する(WAITCNT time, interval )
3.
